电子电路大全(PDF格式)-第129部分
按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
R11 150kOhm C16 100nF L1 39nH
R12 1。5kOhm C17 470pF L2 15nH
R13 270kOhm C18 100nF L3 39nH
R14 1。5kOhm C19 470pF L4 39nH
R15 3。6kOhm C20 3pF~10pF L5 100nH
C1 1nF C21 8。2pF D1 MA4ST…350…1141
C2 100pF C22 22pF D2 BAR63
C4 100pF C23 1nF D3 BAR63
C5 100pF C24 1nF 晶体 10MHz
VCO 和PLL 部分：频率合成器包含一个VCO 、晶体振荡器、双模计数器、分频器、相
位检波器电路、充电泵、锁定检测电路和一个外部回路滤波器。双模预置比例分频器把VCO
频率分为32/33 。这个模式被A 分频器控制，有M 、N 两种设置。在发射模式时，FSK 能够
通过开关在这两种设置之间选择。相位检波器是一个最小相位噪声的频率/相位检波器。
压控振荡器（VCO ）的电路原理图和外围元件如图3。1。4 所示。VCO 是一个基本的Colpitts
振荡器，含有一个外部谐振器和一个可变电感，谐振器由一个电感L1 、电容C13 和C14，以
及芯片内部电容和变容二极管的可变电容串联组成。变容二极管（D1 ）的可变电容随着输入
电压的增加而减少。VCO 频率将随着输入电压的增加而增加。VCO 呈正增加（MHz/V ）。VCO
频率随着电容C14 的改变而变化，如果电容C13 的值变得太小，VCO 的信号振幅将减少，
从而导致输出功率的降低。VCO 的印制板布局设计是非常关键的，外围元件要尽可能靠近输
入引脚（6 脚）。地线通孔应靠近元件焊盘。
图3。1。4 压控振荡器（VCO ）电路
…………………………………………………………Page 830……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·159 ·
晶体振荡器的晶振是RF 输出频率的基准，就像接收器中的本机振荡（LO ）频率一样。
晶振是一个非常关键的部分，要求具有很好的相位和频率稳定性。晶体振荡器电路的原理图
如图3。1。5 所示。
图3。1。5 晶体振荡器电路
晶体振荡器通过调节可变电容C20 改变谐振频率。RF 频率漂移与晶振的频率漂移一致，
…6 …6
为10 级。调谐的射频频率与频率漂移两者差用f （10 ）表示：
f （10…6 ） =ST ×T ＋n ×t
…6
式中，ST 是振荡频率的总温度系数（晶体和元件）（单位：10 ℃）；T 是晶体谐振时的相对
…6
室温的变化量；n 是老化系数（单位：10 /年）；t 是收发器自上次调谐以来经过的时间。
当f （Hz） =f （10…6 ） ×f RF 比FSK 频偏大时，解调器将不能译码数据。要获得小的频偏，
晶体要预老化且要有小的温度系数。电路中采用10MHz 晶振，其他频率的晶振也可以使用。
无源元件C101、C102 和R101 与内部的MOSFET 并联，对于FSK 调制是必需的，可以
改变晶振的频率。如果发射逻辑1，MOSFET 截止，振荡器电路将振荡在高的频率（C101、
C102 与C20～C22 串联）。发射逻辑0，MOSFET 导通，振荡器电路将振荡在低的频率（C101、
C102 接地）。
晶体振荡器的启动时间是毫秒级。为了降低功耗，MICRF501 电路设计XCO 电路在其他
电路模块开启之前启动。XCO 振幅达到足够的高度后去触发M 计数器，在M 计数器计数并
输出两个脉冲后，其余的电路启动。在准备启动期间电路的电流消耗大约为300uA。
MICR501 芯片中有一个锁定检测部分以指示PLL 是否锁定，引脚端 15 （LOCKDET ）
呈逻辑高电平时表示PLL 锁定。
相位检测输出被转换成电压，经连接在 14 脚（LDC ）的外接电容C23 滤波，产生的直
流电压与位Ref0 Ref5 设置相比较的基准窗口。Ref0 Ref5=1 基准窗口在0V，Ref0 Ref5=0
基准窗口的直流电压最大，基准窗口能在两者之间线性步进上升或下降。窗口的大小等效为
2 个（Ref6=1 ）基准台阶或4 个（Ref6=0 ）基准台阶。
随着环境温度的变化，带来回路滤波器和可变电容器参数的微小变化，将影响通信锁
定位置的改变。锁定检测电路需要通过软件定期校准以得到正确且锁定的位置设置，利用
Ref0 Ref5 位的组合来实现。根据基准窗口的大小，有若干位将显示锁定状态。例如，一个
…………………………………………………………Page 831……………………………………………………………
·160 · 射频集成电路芯片原理与应用电路设计
大的基准窗口，差不多要5 位组合才能使锁定检测器显示锁定状态，如存在最大的干扰，第
三设置位应被选择。
充电泵能被编程用两种电流（±125uA 和±500uA ）工作于四种不同的状态。在控制字的
70 位和71 位（cpmp1 和cpmp0 ）实现编程控制。四种模式如下：
z cpmp1=0，cpmp0=0 电流为恒量 ±125uA ，应用于不重要的场合。
z cpmp1=0，cpmp0=1 电流为恒量 ±500uA ，应用于重要的场合。例如：内部调制器，
见“内部调制PLL 部分”。
z cpmp1=1，cpmp0=0 当PLL 未锁时电流为 ±500uA ；当PLL 锁定时电流为 ±125uA ，
通过LOCKDET （15 脚）控制，锁定时间减半。见“外PLL 调制”。
z cpmp1=1，cpmp0=1 与TX 一样，当使用双回路滤波器时，RX 的电流是 ±500uA 。见
“外调制PLL 双回路滤波器”部分。
VCO 和XCO 两个电路部分需要调谐。VCO 调谐：调节VCO 中的微调电容直到PLL 锁
定且充电泵输出电压（回路滤波电压）在电源电压的中间点。
当使用VCO 调制时，VCO 的增益特性曲线是非线性的，并且曲线随着回路电压而变化，
这意味着FSK 频偏也是随着回路电压而变化。
当使用内部调制时，只要VCO 提供足够大范围允许PLL 去处理过程参数和温度在未锁
定时变化，VCO 调谐就可以省略。
XCO 调谐：可调整晶体振荡器电路中的微调电容，使振荡器频率调到需要的精确接收频
率。调谐不可能调节覆盖很大的频率范围。为获得非常接近精确频率的RF 频率所对应的值，
N 、M 和A 必须认真选择。
FSK 调制：电路分频器有A0 、N0 、M0 和A1 、N1 、M1 两组设置，分频器通过控制字
编程控制。A0 、N0 、M0 编程接收频率和用于接收模式。实现FSK 调制有三种方法：
方法一，使用VCO 实现FSK 调制，对应的发射频率将被编程在分频器A1 、N1 和M1
中，在TX 模式，DATAIXO 端保持在三态，直到开始发射数据。
方法二，FSK 调制通过开关在A 、N 和M 分频器两组之间实现，A 、N 和M 值对应到
接收频率和两发射频率。发射数据“0 ”时将编程分频器A0 、N0 和 M0 ；发射数据“1”时
将编程分频器A1 、N1 和M1 。
方法三，FSK 调制通过加/减 1 到分频器A1 ，频偏将与比较频率相等，发射频率的校准
通过编程A1 、N1 和M1 实现。
所有类型的FSK 调制，数据都从引脚端DATAIXO 进入。
设计回路滤波器时，选用器件对优化参数是很重要的，如调制速率、PLL 锁定时间、带
宽和相位噪声。低位率允许调制在PLL 内，回路将锁定在不同的频率上，这能通过开关分频
器（M 、N 和A ）实现。高调制率（超过2400b/s ）靠PLL 外调制来实现。直接加到VCO 实
现。回路滤波器的值能通过软件编程。
PLL 内部调制：快速的PLL 要求回路滤波器有一个高的带宽。选用二阶回路滤波器，不
能使比较频率有足够的衰减。一般选用三阶回路滤波器。例如：
射频频率f RF 为434MHz ，比较频率f C 为 100kHz，回路带宽BW 为4。3kHz ，VCO 增益
Ko 为28MHz/V ，相位比较器增益Kd 为500uA/rad ，相位极限j 为62°，抑制比A 为20dB 。回
路滤波器电路如图3。1。6 所示，使用这个回路滤波器，内部调制速率可以一直到2400b/s，PLL
…………………………………………………………Page 832……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·161 ·
锁定时间从省电模式到RX 需要约1ms 时间。
图3。1。6 三阶回路滤波器
PLL 外部调制：当调制被加到PLL 外部电路时，意味着PLL 将不能跟踪调制信号在回
路中的变化，因此一个相对较低带宽的回路滤波器是必需的。要求的带宽取决于实际的调制
率。因为回路带宽将比比较频率显著地低，二阶环滤波器通常能获得比较频率足够的衰减。
通过二阶环滤波器也能获得需要的衰减。例如：
射频频率f RF 为434MHz ，比较频率f C 为140kHz，回路带宽BW 为1。03kHz，VCO 增益
Ko 为28MHz/V ，相位比较器增益Kd 为125uA/rad ，相位极限j 为62°。回路滤波器电路如图
3。1。7 所示。
图3。1。7 二阶回路滤波器
图3。1。7 回路滤波器在数据传输速率超过 19200 波特（包括曼彻斯特码）时使用，PLL
锁定时间约为4ms 。
希望较快的PLL 锁定时间，充电泵可以制作成每单位相位差释放 500uA 的电流，芯片
上NMOS 管漏极开路（引脚端10）接到两阻尼电阻（R10 ，R9 ）到地，如图3。1。8 所示，一
旦锁定在正确的频率上，PLL 自动返回到标准低噪声操作（充电泵电流：125uA/rad）。如果
校准设置在控制字中反映出来（cpmp1=1，cpmp0=0 ），快速锁定特征是有效的，通过在回路
中的参数来减少PLL 锁定时间。
如果FSK 调制加到VCO ，元件C17、C18、C19、R11 、R12 和R13 （见应用电路图）是
必须的。当是一个电流输出时，数据在DATAIXO 脚输入，然后反馈到MOD 脚（11 脚）。当
逻辑“1”输入在DATAIXO 引脚端和逻辑“0 ”进入漏极时，该引脚端为一个50uA 的电流
源。电容C17 为滤波基带信号而设置，如是电容大，将获得一个慢上升沿的基带滤波信号；
如果电容小，将获得高速上升沿信号，也能得到更宽广的频谱，电阻R11 和R12 决定频偏。
如果C18 比C17 大则频偏将大，R13 较大用于消除回路滤波器的影响。在TX 模式，直到开
始发送数据时，引脚端DATAIXO 必须保持三态。
PLL 外部调制需要一个相对调制率而言较低带宽的回路滤波器。这将导致一个相对长的
回路锁定时间。在实际应用中，这种调制被加到VCO ，实现从节能模式到接收模式，需要在
短的时间里启动双回路滤波器。
…………………………………………………………Page 833……………………………………………………………
·162 · 射频集成电路芯片原理与应用电路设计
图3。1。8 双回路滤波器
工作于发射模式回路滤波器由C15、C16、R9 和R10 组成。包括快锁特性。（快锁特性
可控制NMOS ），这个滤波器是通过引脚端（QCHOUT ）的内部NMOS 自动开关控制输入输
出的。它被DFC （双滤波器控制）控制。位OutS2、OutS1、OutS0 必须设置为110。当QCHOUT
使用开
