电子电路大全(PDF格式)-第79部分
按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
＋LD=0。016U TOX=14N
。MODEL PMOSl PMOS VTO=…0。7 KP=50U GAMMA=0。57 LAMBDA=0。05 PHI=0。8
＋MJ=0。5 MJSW=0。35 CGBO=700P CGSO=220P CGDO=220P CJ=560U CJSW=350P
＋LD=0。014U TOX=14N
。ENDS
。op
*。tf v（3） vi1
。dc VIN＋ …0。005 0。005 100u
。print dc v（5）
。ac dec 10 1 10MEG
。print ac vdb（5） vp（5）
*。dc VIN＋ …2。5 2。5 0。1
*。iplot v（5）
*。tran 0。05u 5u 0 10n
*。print v（5） v（1）
。end
13。4。1 开环特性的仿真
采用如图 13…3 所示的电路图可以成功的仿真出折叠共源共栅运算放大器的开环特性。
136
…………………………………………………………Page 585……………………………………………………………
图 13…3 开环增益测试图
1）开环传输特性的仿真
折叠共源共栅运算放大器的同相输入端加上直流扫描电压，从…2。5V扫到 2。5V，其直
流传输特性如图 13…4 所示。
图 13…4 折叠共源共栅运算放大器的开环传输特性分析
从图 13…4 中可以看出电压的正向摆幅为 1。8V，负向摆幅为…2。2V。
2）开环传递函数频率响应
对于折叠共源共栅运算放大器的交流特性，我们从运算放大器的开环幅频、相频响应
方面进行分析。
图 13…5 折叠共源共栅运算放大器的幅频分析
137
…………………………………………………………Page 586……………………………………………………………
图 13…6 折叠共源共栅运算放大器的相频分析
从图 13…5 中可以看出，该运算放大器的开环电压增益为 77dB，约为 7000 V/V，大于
5000 V/V，GB为 11MHz，满足设计要求。从图 13…6 中可以看出，该运算放大器的相位裕度
为 90O左右，大于600 ，满足设计的要求。
13。4。2 闭环特性分析
采用如图 11…7 所示的电路图可以成功的仿真出折叠共源共栅运算放大器的闭环特性。
图 13…7 运算放大器的闭环特性测试图
1）输入共模特性仿真
图 13…8 折叠共源共栅运算放大器的输入共模特性
从图 13…8 中可以看出，当折叠共源共栅运算放大器的同相输入端加上直流扫描电压，
138
…………………………………………………………Page 587……………………………………………………………
从…3。0V扫到 3。0V时，最小输入共模电压为…1。5V，最大输入共模电压为 2。5V，达到了设计
要求。
2）单位增益瞬态响应
通过测试我们得到运算放大器的瞬态特性为：
图 13…9 折叠共源共栅运算放大器的瞬态特性
由图 13…9 可以明显看出，在一定的输入脉冲条件下，电路的输出摆率约为 20V/us，
大于 10 V/us，满足设计要求。
13。4。3 结果汇总
以上是对具体的性能的仿真测试图及仿真结果，整个折叠共源共栅运算放大器的性能
总结如表 13…3 所示：
表 13…3 折叠共源共栅运算放大器的性能参数
性能参数 仿真结果 性能参数 仿真结果
相位裕度 700 开环增益（低频） 5910 V/V
输出电压 …2。5V～2。5V 共模输入范围 …1。8V～2。5V，
GB 10MHz 输出信号 单端输出
压摆率 26V/us 直流功耗 1。875mW
139
…………………………………………………………Page 588……………………………………………………………
第 14 章 运算放大器工程设计
设计一款工程用运算放大器，考虑多级运算放大器设计的指标与结构之间的关系以及
运算放大器的设计思路。
14。1 设计指标
设计一个驱动容性负载的CMOS运算放大器作为缓冲放大器使用，其具体的指标为：
相位裕度： 600 负载电容： 60PF
开环增益（低频）： 85dB 共模输入范围： …1。5V～2。5V
输出电压： …3V～3V（CL only） 电源电压： Vdd＝…Vss＝5V
压摆率： 3V/us 直流功耗 ： 2MHz 输出信号： 单端输出
共模抑制比： CMRR》80dB
14。2 放大器结构的确定
1、根据增益要求确定放大器的最小级联数
由于单级CMOS放大器的电压增益通常为 20－60dB，根据所提出的设计指标，其增益要
求不小于 85dB，因此至少需要两级放大器级联。
2、根据所需驱动电容负载确定运算放大器的输出级
由于要求该放大器驱动大电容负载（60pF），并实现缓冲放大，所以采用源极跟随器作
为输出级，以避免负载对前一级增益的影响。
由以上两点可以初定运算放大器为三级级联结构。
基本结构定下来后，则需对所要求达到的具体指标进行初步分配，其分配原则是：
①由于运算放大器要求的共模输入范围大，即体现在对第一级放大器要求共模输入范
围大，而根据分析可知，该级放大器的增益不能很高（共模输入与增益是一对矛盾体），所
以第一级的增益设计为 30～40dB。
②由于输出级（第三级放大器）设计为源极跟随器，其增益为 1，为了实现总的增益
要求，第二级的增益要求达到 60～70dB。
另外，为了实现缓冲放大，使放大器能稳定工作，在电路中采用RC补偿，并为了实现
片内补偿的要求。利用密勒补偿方法，以减小补偿电容和电阻值。
3、具体电路形式
进行电路设计之前，必须先确定所选工艺，假定所采用的为N阱CMOS工艺。
（1）输入级的确定
由于该放大器要求在工作电源为±5V时，其共模输入范围要达到±3V，因此第一级放大
器（输入级）只能采用最简单的差分放大器。
由于采用的是N阱CMOS工艺，则采用PMOS管作为差分输入对管就可避免其衬底偏置效
应，而采用PMOS管作为输入对管还可减小放大器的噪声，因此在本设计中输入级的差分输
140
…………………………………………………………Page 589……………………………………………………………
入对管为PMOS管。另外输入级采用PMOS管为输入对管，而第二级采用NMOS输入，则可实现
电平位移作用，因而放大器中可以省一级电平位移电路。
（2）中间级的确定
为了满足系统增益要求，第二级（中间级）采用共源共栅放大器，但输出幅度将受到
限制（由于后一级采用共源电路，要求输出幅度大）。
（3）输出级的确定
为了提高驱动能力，输出级采用共源电路并以PMOS管作为输入管，以避免衬底偏置效
应，但由于电平位移的作用使输出幅度下降。
另外，由于输出级电流较大，则需采用独立的偏置电路。
（4）补偿方式的确定
为了使运算放大器能稳定工作，必须采用补偿，为了实现内补偿，在本设计中采用RC
补偿方式，并且电阻R由NMOS管组成。
由以上讨论确定运算放大器电路。
14。3 选择工艺参数
假定所采用的为N阱CMOS工艺。
14。4 各级放大器参数的初步考虑
14。4。1 输入级－差分输入级
差分放大器的指标很多，而对于不同侧重点的放大器所设计的电路是不一样的，即差
分放大级设计方法多种多样，先要确定所需设计的放大器在系统中所起的主要作用（即主
要指标）作为设计思路初步确定其参数，而把其余的指标作为验证手段，反复计算直至所
有的指标都能满足设计要求。
该电路的最大特点是用做缓冲放大，因此输入共模范围必须和输出幅度相等。而这一
指标必须由输入级完成，所以输入级的差分放大器的输入共模范围必须作为一个主要设计
指标来考虑。
（1）正向共模范围VCM
（2）负向共模范围VCM
（3）增益
（4）计算CMRR
（5）HSPICE验证
输入级电路中每一个MOS管的宽长比、流过电流及偏置点电位均已知，所以可通过
HSPICE模拟验证。验证是否达到设计指标时，分以下三个步骤：
①验证其静态工作点是否正确，此时应假定放大器的输入为 0。
②验证共模范围是否满足设计要求，此时应假定放大器的输入信号为共模电压。
③验证放大器的增益是否满足设计要求，此时放大器的输入信号应为差模信号。
14。4。2 主增益级的设计
主增益级不但要实现增益的要求，而且其输出幅度必须达到设计要求，在直流工作情
141
…………………………………………………………Page 590……………………………………………………………
况下，还要考虑输出失调电压。另外还应该注意极点分裂和对工艺的灵敏度等问题。
14。4。3 输出级的设计
根据电路压摆率的要求确定工作电流。
14。4。4 偏置电路的设计
（1）主增益级的偏置电路
（2）输出级的偏置电路
14。4。5 验证
采用HSPICE对所设计的电路进行仿真验证其直流、各支路电流、各点电位、增益、功
率是否与设计相同，并计算开环频率特性，求出频率极点和单位增益带宽。
14。4。6 频率补偿设计
对于多级放大器而言，其频率补偿电路的设计至关重要，由于该放大器用做缓冲放大，
是一个二级放大器，一般为两个主极点频率。
该运算放大器设计完毕后，接下来是进行版图设计，但由于在实际工艺流片中存在诸
多误差，特别是横向扩散的存在，所以必须在版图设计初步完成后进行参数提取后的HSPICE
模拟，若不能达到设计要求，则必须进行版图的修正，再进行模拟，直至满足设计要求。
14。5 实例：一个带缓冲级运算放大器
基于下列假设求运算放大器的增益和频率响应（假设Cc＝5pF）。假设输入差动对的偏
I =100uA V =…V =2。5V R =10kΩ
置电流为 DS ，电源 DD SS ， L 。并假设下列工艺参数：
γ =0。5V 1/ 2 φ =0。35V α =5 ×106 V / m
unCox=96uA/V2， upCox=32uA/V2， ， F ， ，且
Vtn=…Vtp=0。8V。为了计算输出阻抗，假设第一级晶体管的漏极－栅极电压等于 0。5V，但
V =1V
是第二级和第三级的晶体管 DGi 。最后，不假设M8 的衬底与源极相连，而是假设M8
的衬底与负电源相连。
I =100uA
解：首先计算偏置电流。因为 DS 5 ，有
I =I =I =I =I / 2 =50uA
D 1 D 2 D 3 D 4 D 5
